栅氧化层和多晶硅栅工艺示意图解析
时间：2022-12-08 | 栏目：制造与封装 | 点击：次
栅氧化层（Gate Oxide）和多晶硅栅 (Poly Gate）工艺
双层栅氧化层和多晶硅栅叠层工艺示意图如所示。
用湿法去掉牺牲氧化层后，通过热氧化生长第1层栅氧化层（Gate-ox-1，为了提高质量和降低内部缺陷)，然后形成核心场效应晶体管区的掩模图形（使用掩模 “Core”曝露核心区域)，接着浸入到HF溶液中，随后在核心场效应晶体管区通过热氧化的方式生长晶体管的第2层栅氧化层（Gate-ox-2）。注意，在I/O晶体管区（非核心区）经历了两次氧化，因此 I/O 晶体管的栅氧化层更厚一些。
当核心区域和 I/O 区域都已经生长晶体管后，沉积多晶硅层（Poly-Si）和硬掩模层（薄的SiON和PECVD二氧化硅）。沉积栅叠层(Cate-Stack）后，进行图形化硬掩模（经过光刻步骤)。去除光刻胶后，将SiON和二氧化硅作为硬掩模进行多晶硅刻蚀。去除SiON后，利用氧化炉或快速热氧化(RTO）形成多晶硅栅叠层侧壁的再氧化（小于3nm)，以修补栅氧化物中的损伤和缺陷。因为栅的形状决定了场效应晶体管沟道的长度，即CMOS 场效应晶体管中的最小关键尺寸 (Critical Dimension,CD)，因此栅叠层图形化通过硬掩模方案（而不是光刻胶图形化方案）会获得更好的分辨率和一致性。两次栅氧化的结果使得I/O场效应晶体管的栅氧层较厚而核心场效应晶体管的栅氧层较薄。
编辑：黄飞