RISC-V想革ARM的命，先跨过这几关

更简单、更快、更低功耗的硬件，且具有免费、开放、简单的指令集架构。这听起来是再好不过的，更高兴的是目前RISC-V正在推进这一工作。RISC-V是加州大学伯克利分校工程师开发的指令集架构（ISA），现在由一个基金会管理。

人们已经知道，随着摩尔定律不再像过去一样提供高效的回报，那就意味着独立的通用处理器也不再是创新的“热土”。

Microsemi的SoC业务部门的产品架构和规划高级技术总监，RISC-V基金会的董事会成员Ted Speers说：“我们不应该在处理器上花那么多钱，处理器的成本应该要下降。那就需要你从加速器和新架构等方面进行创新。”

Sonics首席技术官Drew Wingard指出：“从技术上讲，管理复杂性的能力已经扩张到了32位RISC微处理器，而这已经不再被视为复杂的处理对象。”

Drew Wingard说：“微处理器指令集架构的入行门槛是软件和生态系统。总的来说，微处理器的基础技术没有什么神奇的地方。RISC-V本质上把它带到了下一个逻辑层次上，让我们尝试捕获一个指令集架构以及足够的结构和自动化，这样我们就可以更容易地构建处理器家族。我们会选择将它作为一个开源的IP来分配，这样社区就可以添加进来。它具有开源运动的一面，也具有可配置处理器运动的一面，它有机会让我们重新看待微处理器IP的成本。”

这个市场的商业终端很可能与Linux相同，厂商增加了自己的IP和技术支持。 现在，RISC-V核心的供应商包括Nvidia，Andes Technology，Cortus和Codasip。

目前，社会上主流的ISA是x86、ARM、ARC，、MIPS 以及PowerPC，以及在GPU和DSP中使用的其他ISA。但横空出世的RISC-V已经开始取得一些进展。Nvidia宣布其SoC将包含RISC-V控制处理器。软核供应商Andes Technology同样采用RISC-V的64位架构。

NetSpeed Systems营销与业务发展副总裁Anush Mohandass表示，从架构的角度看，RISC-V既简单又优雅，但处理器的成功要比处理器本身更重要。

Mohandass说：“关键问题是软件生态系统。它们会如何发展？这是一个先有鸡还是先有蛋的问题。开发者比设计更多，有人必须启动这个过程，这就是Intel主宰数据中心领域，以及ARM主宰移动领域的原因。是的，当中一部分是架构。但有一部分是生态系统。一旦它获得了动力，就必须用新的架构来打破这种模式。RISC-V会在新兴的物联网领域进行对冲，因为那里没有一个大型的统一平台。RISC-V在那里会有机会。 ”

支持RISC-V平台的人同意这一观点。加州大学伯克利分校教授，RISC-V基金会的主席，SiFive的联合创始人Krste Asanovic 正在对其版本进行商业化。。他表示：“对于小型集团来说，RISC-V实施起来是相当简单的，这样就使得开启许多不同的RISC-V内核成为可能。所以市场上的多样性就更大了。处理器设计工程团队可以从多个供应商（甚至是开放源码）中找到一个符合他们需求的版本，或者他们可以自己做一个设计。 自由是这里最大的特征。”

Asanovic认为，RISC-V可以平衡竞争环境，并允许供应商在质量或定制的实现方面进行竞争。

采用RISC-V的挑战

然而，任何新技术都面临着挑战。对于RISC-V而言，一个障碍是将其作为一个单一标准，保持ISA的一致性。

“如果将RISC-V分裂，会有许多不同的RISC-V ISA，它们完全不兼容，所以基金会的目标是确保有一个标准。大多数核心供应商都明白，RISC-V的最大优点是通用的软件堆栈。其开发成本远远超过了任何核心的开发成本。这对其他核心提供商来说具有巨大的吸引力。他们不需要维护编译器、连接器、操作系统，以及其他所有东西。这些全部是由社区完成的。”

然而，达到成熟和信赖的程度需要时间。

Sonics的Wingard说：“如果您今天使用的是主流的指令集架构之一，那么可选择的调试环境不会超过五种。你可以在这个支持社区里提出任何其他的东西，并且从供应商那里得到多种的选择，这些供应商都拥有悠久的历史和良好的商业模式。RISC-V世界将不得不重新创造所有这一切，或者弄清楚如何将其适用于现在面向ARM生态系统的芯片设计的最主要的生态系统。或者想办法让它适应目前最主流的芯片设计生态系统，即ARM生态系统。 RISC-V五核的商业供应商必须在这方面做出自己的决定，这对RISC-V项目而言是一个巨大的障碍。”

采用RISC-V的另一个障碍是对实现技术的优化。

Wingard说：“他们有了能工作的核心，他们已经证明了这一点，但是他们是否要进行基准测试，证明比第7代核心实现商业指令集架构更有效呢？可能暂时不会。在应用程序中，有时会有很多需要处理的问题。我们有一项重要的工作需要去做。我们可以提出一个观点，在大量的SoC中，CPU应该被称为控制处理单元，而不是中央处理单元，而这个控制处理器的实际吞吐量可能无关紧要。但对于那些设计这些芯片的人来说，他们永远都不会确定。 这就像是他们宁愿拥有的设计余量。对于给定的处理频率，他们宁愿得到一台性能更高的机器。”

而且，由于RISC-V指令集可以由用户进行扩展，其中一些改动将影响核心与芯片其余部分的交互。他解释说：“这里有几门课。一种是增加可以出现在NoC上的新交易类型，或者增加直接与某种紧密耦合的加速器直接对话的能力，比如ARM的DynamiQ技术，在这种技术中，他们有能力直接连接AI协处理器。”

Asanovic承认，处理这种分裂是一项挑战。但是这个基金会的成立是为了管理这个标准，并且让大家都认同。想要使用RISC-V商标的公司必须先通过兼容性测试。

他说：“另一个挑战是处理专利问题。我们在基础ISA的设计上非常小心。这很简单。我们喜欢把它叫做“无聊的RISC”，于是我们回到最初的RISC原则。Dave Patterson与（加州大学伯克利分校）的本科生一起进行家谱搜索，基本上展示出了所有指令的谱系。 对于基础ISA，他们将其追溯到RISC I，RISC II，RISC III，RISC IV。”